集成電路后端設計工程師

工作地點：濟南   招聘人數：3人

職責：

1. 負責ASIC中的數字部份的版圖自動布局布線（APR）設計，完成從netlist到GDSII的設計實現。包括Floor Plan、CTS、Place and Routing、Performance/Power/Area優化及后段驗證(DRC、LVS、LPE)。

要求：

1. 集成電路、微電子、電子信息、自動化相關專業本科畢業。

2. 學過數字電路設計、IC后端設計工具 (EDI/ICC/PT/LEC/Voltus/Calibre/…)。

3. 樂于團隊合作、溝通，且愿意積極學習者。

聯系方式：

電話：18264185669 郵箱：Alice_jiang@Unitedds.com